IBM verschiebt die Grenzen des Chipdesigns und läutet eine neue Ära jenseits der 1 Nanometer Marke ein

IBM hat eine bahnbrechende Chip-Architektur vorgestellt, die die Zukunft der Datenverarbeitung neu gestalten könnte. Das Unternehmen beschreibt sie als die weltweit erste Technologie, die die 1-Nanometer-Marke unterschreitet. Auch wenn diese Behauptung wie ein regelrechter technologischer Sprung klingen mag, ist die Realität differenzierter. IBM verkleinert die Transistoren nicht unter einen Nanometer. Stattdessen wird eine fortschrittlichere Architektur vorgestellt, die Leistungssteigerungen verspricht, die denen eines derart kleinen Fertigungsprozesses entsprechen.

Eine solche Architektur ist in der Lage, bis zu 100 Milliarden Transistoren auf einem einzigen Siliziumchip unterzubringen. Die Architektur zielt in erster Linie darauf ab, die Rechenkapazität zu steigern und gleichzeitig den Energieverbrauch des Chips zu kontrollieren. IBM geht davon aus, dass sich eine solche Architektur in Rechenzentren, die mit Technologien der künstlichen Intelligenz betrieben werden, als sehr nützlich erweisen wird.

Eine fortschrittlichere Architektur statt kleinerer Transistoren

Chips haben bereits ein Stadium erreicht, in dem aufgrund der physikalischen Grenzen der Chipfertigung keine noch kleineren Transistoren mehr implementiert werden können. Um das Problem der physikalischen Grenzen zu lösen, präsentiert IBM seine neue Architektur, die vertikale Transistoren nutzt. Eine solche Architektur ermöglicht die versetzte Anordnung von Komponenten, wodurch deren Dichte erhöht werden kann.

Die Architektur baut auf der Nanosheet-Transistortechnologie des Unternehmens auf, die bereits die 2021 angekündigte 2-Nanometer-Forschung unterstützte. IBM gibt an, dass das neue Design im Vergleich zur vorherigen 2-Nanometer-Generation bis zu 50 Prozent mehr Rechenleistung liefern und die Energieeffizienz um bis zu 70 Prozent verbessern kann.

Das Unternehmen hat zudem die SRAM-Speicherzellen neu gestaltet. Ihr neues Layout verbessert die Speicherskalierbarkeit um 40 Prozent, sodass mehr Cache-Speicher auf derselben Chipfläche untergebracht werden kann. Dies könnte für KI-Anwendungen, die auf einen schnellen Speicherzugriff angewiesen sind, von erheblichem Nutzen sein.

Die Zukunft des Computing

IBM rechnet damit, dass kommerzielle Chips auf Basis dieser Technologie innerhalb der nächsten fünf bis zehn Jahre auf den Markt kommen werden. Das Unternehmen hat noch keine Fertigungspartner bekannt gegeben, doch die Ankündigung signalisiert, dass sich die Innovation im Halbleiterbereich von der reinen Miniaturisierung hin zu völlig neuen architektonischen Konzepten verlagert.

Aus unserer Sicht könnte diese Entwicklung weit mehr als nur leistungsstarke Server beeinflussen. Wenn diese Innovationen in die Serienproduktion gehen, könnten Sie letztendlich schnellere KI-Dienste, leistungsfähigere Geräte und einen geringeren Energieverbrauch bei der Alltagstechnik erleben. Die Zukunft der Datenverarbeitung wird nicht nur davon abhängen, Chips zu verkleinern, sondern auch davon, sie intelligenter zu machen.

Wenn Ihnen dieser Beitrag gefallen hat, leiten Sie ihn bitte an Ihre Kollegen und Freunde weiter, folgen Sie uns in den sozialen Medien für weitere Einblicke in die Welt der Technologie und lesen Sie unsere aktuellen Artikel über die Zukunft von KI und Halbleitern.