Auf der IEEE International Electron Devices Conference (IEDM) hat Intel einen dreidimensionalen gestapelten CMOS-Transistor der nächsten Generation mit Stromversorgung und direktem Kontakt auf der Rückseite vorgestellt, um eine bessere Leistung und Skalierung auf Chips der nächsten Generation zu erreichen.
Das Unternehmen berichtete auch über mehrere Durchbrüche in der Entwicklung und Forschung im Bereich der Stromversorgungsrückseite und demonstrierte die erfolgreiche dreidimensionale monolithische Integration von Siliziumtransistoren mit Galliumnitrid (GaN)-Transistoren in großem Maßstab auf einem einzigen 300-mm-Wafer.
Das Intel-Forschungsteam ermittelte unter anderem die Hauptrichtungen, die für eine weitere Skalierung durch effiziente Transistorfusion erforderlich sind.
Insbesondere haben sie einen Weg gefunden, komplementäre Feldeffekttransistoren (CFETs) vertikal zu platzieren und den Gateabstand auf 60 nm zu verringern, um eine bessere Flächennutzung zu erreichen.
Die erste Implementierung des internen Intel PowerVia-Stromversorgungsmoduls soll 2024 in Produktion gehen.
