IBM und Siemens bereiten Ingenieure auf die Entwicklung von Chips im 0,7-nm-Verfahren vor

IBM und Siemens haben sich zusammengeschlossen, um Chip-Design-Tools auf Basis der Nanostack-Architektur weiterzuentwickeln.

Die Unternehmen wollen Ingenieure auf die Arbeit mit der 0,7-nm-Technologie vorbereiten, die die Transistordichte erhöhen und den Stromverbrauch zukünftiger Chips senken könnte.

Die Nanostack-Technologie und ihre Vorteile

Bei der Nanostack-Architektur, auch als CFET bekannt, werden n- und p-Typ-Transistoren vertikal übereinandergestapelt, anstatt sie nebeneinander anzuordnen. Dieser Ansatz ermöglicht eine effizientere Nutzung der Chipfläche und erhöht die Komponentendichte.

IBM schätzt, dass mit dieser Technologie etwa 100 Milliarden Transistoren auf einem 150-mm²-Chip untergebracht werden könnten (fast doppelt so viele wie bei einem 2-nm-Prozess). Das Unternehmen rechnet zudem mit einer potenziellen Leistungssteigerung von 50 % oder einer Senkung des Stromverbrauchs um 70 % im Vergleich zu 2-nm-Chips.

Nicht ohne Herausforderungen: Die Komplexität des neuen Designs

Allerdings macht die vertikale Stapelung von Transistoren das Chipdesign aufgrund des elektrischen Widerstands und thermischer Wechselwirkungen zwischen den Komponenten komplexer. Um diese Herausforderungen zu bewältigen, plant IBM die Veröffentlichung einer vorläufigen Version eines Process Design Kits (PDK).

Das Kit wird Bibliotheken mit Standardlogikzellen und SRAM-Arrays enthalten, die es Ingenieuren ermöglichen, Schaltungsentwürfe zu testen und Layoutdichte, Leistung sowie Stromverbrauch zu bewerten, bevor die Fertigung beginnt.

Siemens unterstützt die EDA-Entwicklung

Siemens wird dabei helfen, EDA-Tools (Electronic Design Automation) an die neue Architektur anzupassen. Das Unternehmen wurde nach der Übernahme von Mentor Graphics im Jahr 2017 für 4,5 Milliarden US-Dollar zu einem wichtigen Akteur auf diesem Markt.

An der Zusammenarbeit sollen voraussichtlich auch Chip-Designer, Gerätehersteller und Forschungseinrichtungen beteiligt sein. 

Die Veröffentlichung des vorläufigen PDK ist für das erste Quartal 2027 geplant, während IBM davon ausgeht, dass die Technologie spätestens 2031 in die Praxis umgesetzt wird.