Der erste Speicherchip von Samsung mit einer Strukturbreite von weniger als 10 nm

Vor kurzem hat Samsung Electronics den ersten funktionsfähigen DRAM-Chip mit einer Strukturbreite von weniger als 10 nm entwickelt.

Lithografie in der Halbleiterfertigung

In der Halbleiterfertigung haben die Hersteller bis vor kurzem 10-nm-Prozesse entwickelt, die in folgender Reihenfolge geordnet sind: 1x, 1y, 1z, 1a, 1b, 1c und 1d. Den Spezialisten von Samsung ist es gelungen, den ersten Prototyp eines DRAM-Chips mit einem 10a-Prozess zu entwickeln. Die Strukturbreiten werden zwischen 9,5 und 9,7 nm liegen.

Der nächste Schritt sieht den Einsatz der neuen Technologie im Jahr 2028 bei der Herstellung von Speicherchips vor. Die Technologien 10a, 10b und 10c werden die 4F2-Zellarchitektur sowie Transistoren mit vertikalem Kanal nutzen. Mit der nachfolgenden Technologie 10d ist der Übergang zu 3D-DRAM geplant.

Bei der Einführung von 10a könnten für das Unternehmen gewisse Risiken bestehen, die mit der Erhöhung der Speicherzellendichte zusammenhängen könnten. Diese Struktur sieht eine Vergrößerung der Speicherzellen um 30–50 % vor. Neben offensichtlichen Änderungen im Layout, die mit der Anordnung des Kondensators und der Fertigung der Peripherieschaltungen auf einem separaten Chip zusammenhängen, wird es auch Änderungen in der chemischen Zusammensetzung der Elemente geben. Die Transistorkanäle werden aus Zink, Gallium und Indiumoxid hergestellt.

Wir hoffen, dass Ihnen der Artikel gefallen hat – was meinen Sie? Liken Sie ihn und abonnieren Sie unseren Blog, um weitere praktische Tipps und die neuesten Technologie-News von HostZealot zu erhalten.